VHDL（VHSIC Hardware Description Language）語言的基本結構主要包括實體（entity）、體（architecture）和配置（configuration）三個部分。
實體（entity）：描述了模塊的輸入輸出接口和信號，類似于模塊的接口定義。實體定義了模塊的名稱、輸入輸出端口列表和數據類型等信息。
體（architecture）：描述了模塊的內部行為和功能，類似于模塊的具體實現。體定義了模塊的內部信號、過程、延遲和邏輯表達式等信息。
配置（configuration）：可選的部分，用于配置實體與體之間的連接關系，可以定義實體與體的映射關系。
總的來說，VHDL語言的基本結構是通過實體定義模塊的接口和信號，通過體定義模塊的內部行為和功能，可以通過配置來配置實體與體之間的連接關系。
